

PCIe AXI Stream 介面比較

<https://gemini.google.com/app/c64327a36359b99e>

User prompt: 除了XDMA, 另一個支援PCIe的AXI stream interface是什麼？

Response: 在 AMD/Xilinx 的 PCIe IP 架構中，除了 **XDMA** (DMA/Bridge Subsystem for PCI Express) 外，另一個支援 PCIe 且廣泛使用的 **AXI4-Stream** 介面核心為 **QDMA** (Queue DMA Subsystem for PCI Express)。

兩者的主要區別與特色如下：

1. QDMA (Queue DMA Subsystem for PCI Express)

- **特點**：專為高並行、多佇列（Multi-Queue）及虛擬化（SR-IOV）應用設計。
- **介面支援**：同樣同時支援 **AXI4-Stream** 與 **AXI4 Memory Mapped (MM)** 介面。
- **適用場景**：適用於 Data Center SmartNIC、網路封包處理及需要管理數千個獨立 Descriptor 佇列的高效能傳輸場景。

2. PCIe Integrated Block 原生 AXI4-Stream 介面

若不透過 DMA 引擎（XDMA/QDMA）進行 Scatter-Gather 資料搬移，直接使用 PCIe 整合硬體區塊（Integrated Block for PCIe）時，硬體核心本身即是透過 **AXI4-Stream** 介面與 FPGA Fabric（User Logic）進行 TLP 封包傳輸：

- **CQ (Completer Request)**：接收來自 Host 的讀寫請求。
- **CC (Completer Completion)**：回應 Host 讀取請求的資料。
- **RQ (Requester Request)**：FPGA 主動發起對 Host 的讀寫請求。
- **RC (Requester Completion)**：接收 Host 對 FPGA 請求的回應資料。

User prompt: PCIe Integrated Block 原生 AXI4-Stream 介面下, 詳細說明傳輸TLP封包的四個AXI Stream interface

Response: 在 PCIe Integrated Block（整合硬體區塊）的原生 AXI4-Stream 模式下，FPGA 邏輯（User Logic）是直接透過 **4 個獨立的 AXI4-Stream 介面** 來傳輸與接收 PCIe 的 TLP（Transaction Layer Packet）封包。

這四個介面依據 **傳輸方向（Requester/Completer）** 與 **資料流向（Request/Completion）** 分為以下四大類：

1. CQ (Completer Request) 介面

- **方向：**PCIe IP → User Logic (FPGA)
- **角色：**當 Host（或外部 PCIe 主控端）發起讀寫請求給 FPGA 時，PCIe IP 會透過 CQ 介面將 TLP 轉發給 User Logic。
- **主要功能：**
 - 接收來自 Host 的 32-bit / 64-bit 記憶體讀取（MRd）或寫入（MWr）請求。
 - 接收來自 Host 的 I/O 讀寫或 Configuration 讀寫請求。
- **資料處理：**User Logic 作為 **Completer** 接收此請求，若為寫入操作則更新 FPGA 內部的暫存器/記憶體；若為讀取操作則準備資料並透過 **CC 介面** 回應。

2. CC (Completer Completion) 介面

- **方向：**User Logic (FPGA) → PCIe IP
- **角色：**作為對 CQ 介面收到之「非發送即棄（Non-Posted）請求」的回應管道。
- **主要功能：**
 - 當 Host 經由 CQ 發起 Read 請求後，User Logic 需產生帶有資料的 Completion 封包（**CplD**），並透過 CC 介面傳送給 PCIe IP，最後發送回 Host。
 - 若 Request 無法順利完成或發生錯誤，User Logic 透過此介面傳送不帶資料的 Completion 封包（**Cpl**）回報 status (如 Successful Completion、Unsupported Request 等)。

3. RQ (Requester Request) 介面

- **方向：**User Logic (FPGA) → PCIe IP
- **角色：**當 FPGA（User Logic）需要主動對 Host（或外部 PCIe 裝置）發起讀寫或訊息傳輸時使用。
- **主要功能：**
 - 發起 DMA 搬移：發送 Memory Write（MWr）將 FPGA 內部資料寫入 Host 記憶體。
 - 發起記憶體讀取：發送 Memory Read（MRd）請求從 Host 記憶體讀取資料。
 - 發送 Message TLP（如 Interrupt 訊息、Error 訊息等）。
- **資料處理：**User Logic 作為 **Requester** 組立 TLP Header 及 Payload 後，經由 RQ 介面送入 PCIe 核心。

4. RC (Requester Completion) 介面

- 方向：PCIe IP → User Logic (FPGA)
- 角色：接收對應於 **RQ 介面** 發出的 Non-Posted 請求之回應（Completion）。
- 主要功能：
 - 當 FPGA 經由 RQ 發起 Read 請求（MRd）後，Host 回應的 Completion TLP（**CplID / Cpl**）會經由 RC 介面傳回給 User Logic。
- 資料處理：User Logic 解析 RC 介面收到的封包，提取讀取到的資料，並確認該次 PCIe Transaction 是否正常結束。


4 大介面彙整對照表


介面名稱	全名	資料流向 (主體為 FPGA)	主要作用 / TLP 類型
CQ	Completer Request	PCIe IP → User Logic	接收 Host 發起的讀寫請求（MRd, MWr）
CC	Completer Completion	User Logic → PCIe IP	回應 Host 的讀取請求，回傳 Completion 封包（Cpl, CplID）
RQ	Requester Request	User Logic → PCIe IP	FPGA 主動發起對 Host 的讀寫請求（MRd, MWr, Msg）
RC	Requester Completion	PCIe IP → User Logic	接收對應 RQ Read 請求的回應封包（CplID）

User prompt: 透過這四個AXI stream interface, 建構一個客製化類似XDMA的界面, 會需要哪些Verilog module, (需要AXI Lite讓Host控制參數, AXI Memory Mapped讓FPGA端透過PCIe做DMA)

Response: 要基於 PCIe 原生 4 個 AXI4-Stream 介面（CQ, CC, RQ, RC）建構一個包含 **AXI4-Lite Target**（供 Host 控制暫存器）與 **AXI4 Memory Mapped**（供 DMA 讀寫 FPGA 側 User Logic/DRAM）的客製化 DMA 控制器，通常需要設計以下幾個核心 Verilog 模組：

系統整體模組架構圖





核心 Verilog 模組說明

1. PCIe TLP 封包解析與組裝層 (TLP Layer)

這層模組負責處理原始 AXI4-Stream 與 PCIe TLP Header / Payload 之間的轉換。

- **cq_rx_decoder.v (CQ 解包模組)**

- **作用：**解析 PCIe IPCQ 介面送入的 Request TLP。
- **功能：**判斷 TLP 類型（如 32/64-bit Memory Read/Write, I/O Read/Write）。若是 Host 存取控制暫存器（BAR Hit），將 Request 轉為內部 **AXI4-Lite Write/Read Transaction** 送給暫存器模組。

- **cc_tx_encoder.v (CC 組包模組)**

- **作用：**組裝 PCIe CC 介面的 Completion TLP (Cpl / CplD) 回應給 PCIe IP。
- **功能：**當 Host 發起 Memory Read（如讀取暫存器）時，將暫存器回傳的資料與 AXI4-Lite Read Response 組成 CplD 封包送出。

- **rq_tx_encoder.v (RQ 發送模組)**

- **作用：**負責將 FPGA 發起的 DMA 請求組裝成 Request TLP (MRd / MWr) 並從 RQ 介面送出。
- **功能：**處理多通道或多請求 arbitration（仲裁），並將 H2C/C2H DMA Engine 的讀寫請求轉化為符合 PCIe Spec 的 Length · Address · Tag · Atter 封包。

- **rc_rx_decoder.v (RC 接收與分流模組)**

- **作用：**解析 RC 介面收到的 Completion 封包（CplD）。
- **功能：**當 H2C DMA 發起 Host Memory Read 後，Host 回傳的資料會從 RC 介面進入。此模組依據 Completion 封包中的 **Tag**，將 Payload 資料精確分流至對應的 H2C Channel Buffer / FIFO。

2. 控制與配置暫存器層 (Control Layer)

- **axil_reg_space.v (AXI4-Lite Register Block)**
 - 作用：實現客製化的 DMA 控制/狀態暫存器。
 - 介面：對外為 **AXI4-Lite Slave**，對內連接解碼後的控制線。
 - 常見暫存器：
 - DMA Engine Control/Status (Run, Stop, Busy, Error)
 - Descriptor Head / Tail Address (32/64-bit)
 - Interrupt Enable / Mask Registers
 - Completed Descriptor Count Registers

3. DMA 資料搬移核心引擎層 (DMA Core Layer)

- **descriptor_fetch_engine.v (Descriptor 抓取引擎)**
 - 作用：管理 Scatter-Gather 環形佇列 (Descriptor Ring)。
 - 功能：當 Host 寫入 Tail Pointer 後，此模組會主動透過 `rq_tx_encoder` 向 Host 記憶體發送 MRd 請求以抓取 Descriptor，解析出 Source Address、Destination Address、Transfer Length，並分發給 H2C/C2H 引擎。
- **h2c_dma_engine.v (Host-to-Card DMA 引擎)**
 - 作用：處理將資料從 Host 記憶體搬移到 FPGA 內部 AXI4 MM 的傳輸。
 - 功能：
 1. 接收 Descriptor 資訊，向 `rq_tx_encoder` 請求發起 Read (MRd) 封包。
 2. 從 `rc_rx_decoder` 接收 Host 傳回的資料並寫入內部 FIFO (Data Buffer)。
 3. 控制內建的 **AXI4 Master Write Controller**，將 FIFO 中的資料轉為標準 **AXI4 Memory Mapped Write Transaction** 寫入 FPGA DRAM/Logic。
- **c2h_dma_engine.v (Card-to-Host DMA 引擎)**
 - 作用：處理將資料從 FPGA 內部 AXI4 MM 搬移到 Host 記憶體的傳輸。
 - 功能：
 1. 接收 Descriptor 資訊，透過內建的 **AXI4 Master Read Controller** 從 FPGA DRAM/Logic 發起 **AXI4 Memory Mapped Read Transaction**。

- 2. 將讀取的 AXI 資料暫存至內部 FIFO 。
- 3. 將 FIFO 資料交付給 rq_tx_encoder 組裝成 Memory Write (MWr) 送至 Host 記憶體 。

4. 中斷與系統支援層 (System Support Layer)

- interrupt_controller.v (中斷控制模組)
 - 作用：管理 Legacy, MSI, 或 MSI-X 中斷請求 。
 - 功能：當 DMA 完成傳輸（或出錯）時，觸發中斷模組向 rq_tx_encoder 請求發送 PCIe Interrupt Message TLP ；同時管理與 User Logic 之間的 usr_irq_req / usr_irq_ack 握手邏輯 。
- pcie_tag_manager.v (Tag 管理器)
 - 作用：PCIe 是非同步 Read 機制，FPGA 發起 Read (MRd) 時需要為每個 Outstanding Request 分配一個唯一的 Tag 。
 - 功能：管理可用 Tag 池（如 32 / 64 / 256 個 Tag），發起 MRd 時分配 Tag，在 RC 接收到 CplD 時回收 Tag，確保 Outstanding Read 不會衝撞 。

模組清單彙整 (Checklist)

Verilog 模組名稱	模組類型	主要職責與協定轉換
cq_rx_decoder	PCIe Stream	CQ Stream → 內部 Bus / AXI4-Lite Transaction
cc_tx_encoder	PCIe Stream	內部 Bus / AXI4-Lite Read Resp → CC Stream (CplD)
rq_tx_encoder	PCIe Stream	DMA Request / Interrupt → RQ Stream (MRd/MWr/Msg)
rc_rx_decoder	PCIe Stream	RC Stream (CplD) → H2C Data FIFO
axil_reg_space	AXI4-Lite Slave	DMA 暫存器配置與狀態存取 (BAR Access)
desc_fetch_engine	Logic	Descriptor 環形佇列維護與自動抓取
h2c_dma_engine	AXI4 MM Master	Host → FPGA 資料流轉換與 AXI4 Master Write 控制
c2h_dma_engine	AXI4 MM Master	FPGA → Host 資料流轉換與 AXI4 Master Read 控制
pcie_tag_manager	Logic	PCIe Non-Posted Request Tag 分配與回收
interrupt_ctrl	Logic	MSI/MSI-X 中斷觸發與狀態維護